Tugas Pendahuluan (Percobaan 1 Kondisi 9)
Modul 2
Percobaan 1 Kondisi 9
Buatlah rangkaian J-K flip flop dan D flip flop seperti pada gambar pada percobaan 1 dengan ketentuan input B0=0, B1=1, B2=clock, B3=don’t care, B4=0, B5=don’t care, B6=don’t care
.png)
3. Video Simulasi [Kembali]
Flip flop merupakan rangkaian elektronika yang memiliki dua kondisi stabil dan dapat digunakan untuk menyimpan informasi.
Pada gambar rangkaian di atas, tepatnya pada bagian J-K flip flop di sebelah kanan, terlihat bahwa untuk kaki R (reset) dihubungkan ke B0, dan bernilai 0. Untuk kaki S (set) dihubungkan ke B1 dimana untuk nilainya sendiri adalah 1. Untuk kaki J dihubungkan ke B2 dengan input D'Clock, untuk clk tidak dihubungkan dengan B3 (dalam kondisi don't care). Selanjutnya, untuk kaki K dihubungkan ke B4 dengan nilai 0. Pada rangkaian flip-flop diatas dapat dilihat dalam kondisi yang diberikan bahwa nilai Q adalah nol dan Q' bernilai 1 hal ini karena input j dan k dalam keadaan low hal ini sesuai dengan tabel kebenaran, dimana jika j yg digabungkan dengan clock (yg aktif dalam keadaan low dan input k bernilai low maka outputnya tidak akan berubah (dalam keadaan tetap).
D flipflop sendiri inputan yang awalnya dua digabung menjadi 1 dimana pada kaki bawahnya diberi gerbang not sehingga selalu berkebalikan dengan inputan sebelum kita masuk ke inputan D maka kita harus melihat inputan SR, apakah salah satunya memiliki inputan. Disini inputannya ada dari B0 (low) hal ini sesuai dengan D flip-flop karna ia bekerja dengan keadaan aktif low. jadi untuk mengatur output pada Q dan Q' diatur dengan menggunakan input pada B1 dan B0. Kenapa demikian karna B5 dan B6 dalam keadaan dont care sehingga tidak bisa memberikan input pada kaki inputan D.
2. Gambar Rangkaian Simulasi
[Kembali]
.png)
3. Video Simulasi [Kembali]
4. Prinsip Kerja Rangkaian
[Kembali]
- Flip-Flop yang Digunakan
a. D Flip-FLop
b. J-K Flip-Flop
- Prinsip Kerja Rangkaian
Pada gambar rangkaian di atas, tepatnya pada bagian J-K flip flop di sebelah kanan, terlihat bahwa untuk kaki R (reset) dihubungkan ke B0, dan bernilai 0. Untuk kaki S (set) dihubungkan ke B1 dimana untuk nilainya sendiri adalah 1. Untuk kaki J dihubungkan ke B2 dengan input D'Clock, untuk clk tidak dihubungkan dengan B3 (dalam kondisi don't care). Selanjutnya, untuk kaki K dihubungkan ke B4 dengan nilai 0. Pada rangkaian flip-flop diatas dapat dilihat dalam kondisi yang diberikan bahwa nilai Q adalah nol dan Q' bernilai 1 hal ini karena input j dan k dalam keadaan low hal ini sesuai dengan tabel kebenaran, dimana jika j yg digabungkan dengan clock (yg aktif dalam keadaan low dan input k bernilai low maka outputnya tidak akan berubah (dalam keadaan tetap).
D flipflop sendiri inputan yang awalnya dua digabung menjadi 1 dimana pada kaki bawahnya diberi gerbang not sehingga selalu berkebalikan dengan inputan sebelum kita masuk ke inputan D maka kita harus melihat inputan SR, apakah salah satunya memiliki inputan. Disini inputannya ada dari B0 (low) hal ini sesuai dengan D flip-flop karna ia bekerja dengan keadaan aktif low. jadi untuk mengatur output pada Q dan Q' diatur dengan menggunakan input pada B1 dan B0. Kenapa demikian karna B5 dan B6 dalam keadaan dont care sehingga tidak bisa memberikan input pada kaki inputan D.
5. Link Download
[Kembali]
Download HTML DISINI
Download File Rangkaian DISINI
Download Video DISINI
Download Datasheet 74LS112 DISINI
Download Datasheet 7474 DISINI
Tidak ada komentar:
Posting Komentar