UP & UC C: LA 3-Modul 3

[KEMBALI KE MENU SEBELUMNYA]

Laporan Percobaan 3A

DAFTAR ISI

1. Jurnal

2.1 Alat dan Bahhan

2.2 Bahan Proteus

3. Rangkaian Simulasi

4. Prinsip kerja

5. Video Percobaan

6. Analisis

7. Link Download

1. Jurnal [Kembali]

2.1 Alat dan Bahan [Kembali]

a. Jumper

Gambar 1. Jumper

b.Panel DL 2203D
c.Panel DL 2203C
d.Panel DL 2203S

Gambar 2. Modul De Lorenzo

2.2 Bahan Proteus [Kembali]

a. IC 74193

b. IC 74192

c. Power DC

d. Switch (SW-SPDT)

e. Logicprobe

3. Rangkaian Simulasi [Kembali]

4. Prinsip Kerja [Kembali]

Pada percobaan 3 ini menggunakan ic 74193 dan 74192 yang memiliki D0-D3 sebagai input, pin UP= counter up, pin DN= counter down, pin PL= sebagai saklar pause, dan pin MR= untuk mengulang ke kondisi awal. Pada kedua IC, pin D0 hanya terhubung ke Q0. Sedangkan Pin D1,D2 dan D3 dihubungkan ke pin Q1, Q2, dan Q3.
Terdapat pin UP dan DN pada IC. Jadi untuk membuat ouput menjadi perhitungan dari kecil ke besar maka pin UP diberi masukan clock dan pin DN diberi logika 1. Jika perhitungan dari besar ke kecil maka dilakukan sebaliknya.Pada pin PL yang merupakan paralel load, yang mana jika PL aktif maka output akan menghasilkan perhitungan otomatis, jika PL tidak aktif maka output akan diatur oleh pin D0, D1, D2, dan D3 (keluaran akan diatur secara manual).Pada pin MR yang merupakan master reset, yang mana jika aktif akan mereset output menjadi 0.

5. Video Pratikum [Kembali]

6. Analisa [Kembali]

1. Analisa output percobaan berdasarkan IC yang digunakan

Jawab:

Dari percobaan yang telah dilakukan didapatkan bahwa dari 2 perangkat IC yang digunakan keluarannya berupa

Untuk IC 74193 mengeluarkan output dengan binary 0-15/0-F. Sedangkan untuk IC 74192 mengelurakan output dengan binary 0-9.
Untuk jenis counter asynchronousnya kedua IC sama2 mengeluarkan output dengan keluaran counter tipe up dan counter tipe down
Kedua IC juga mengeluarkan output berupa dalam kondisi off ( kondisi saat pin MR aktif sehingga rangkaian berada dalam kondisi off)
Kedua IC juga mengeluarkan output dalam keadaan on tetapi counternya tidak aktif

2. Analisa hasil percobaan pada kondisi 3 dan 4

Jawab:

pada kondisi 3, output dari dua IC yang digunakan adalah kondisi on tetapi counternya tidak aktif hal ini dikarenakan pin up atau pin down pada IC tidak aktif (berlogika 0) sehingga counter tidak terjadi dan juga pin Pl dalam kondisi berlogika 0 dimana jika PL tidak aktif maka output akan diatur oleh pin D0, D1, D2, dan D3.

Pada kondisi 4, output dari dua IC yang digunakan berupa counter synchronous tipe up. Hal ini dikarenakan pin up dialiri sinyal clock dan syarat terjadinya counter up ini pin down harus berlogika 1 dan pin pl juga dalam keadaan berlogika 1. sedangkan untuk pin clearnya dalam keadaan berlogika 0.

3. Apa pengaruh gerbang OR pada rangkaian ?

Jawab:

Gerbang OR dapat berpengaruh untuk inputan yang akan masuk pada pin UP dan DN. Jadi, di salah satu input kedua gerbang OR diberi sinyal clock, sedangkan input satunya lagi adalah keluaran sari S1 dan S2. Jadi dengan adanya gerbang OR, kita lebih mudah untuk menjadikan pin UP atau DN untuk memiliki inputan clock atau berlogika 1. Kita hanya membuat S1 berlogika 1, S2 berlogika 0 atau sebaliknya.

UP & UC C

LA 3-Modul 3

Tidak ada komentar:

Posting Komentar

Mengenai Saya